阿
阿飞
资深IC工程师（10年）
Cadence VirtuosoMentor CalibreDRC/LVS模拟版图混合信号版图SerDes版图ADC版图匹配性设计ESD保护寄生优化
个人简介
资深版图设计工程师，10年以上IC版图经验。精通模拟与混合信号集成电路的版图设计，擅长SerDes高速接口、ADC/DAC数据转换器、PLL锁相环等高精度模拟电路的版图实现。深入理解匹配性设计、噪声隔离、寄生优化、闩锁效应（Latch-up）防护及ESD保护等版图关键技术。熟练使用Cadence Virtuoso进行全定制版图编辑，精通Mentor Calibre进行DRC/LVS/ANT物理验证。熟悉TSMC、SMIC等主流代工厂的工艺设计规则，能独立完成从模块级到顶层级的版图规划与交付。
主要工作内容
负责高速SerDes接口芯片的模拟版图设计；完成ADC/DAC数据转换器模块的版图布局与验证；编写版图设计规范，指导初级工程师进行模块版图实现；执行全芯片DRC/LVS/ANT signoff流程。
项目经历
主导28nm SerDes收发器的全芯片版图集成与signoff验证；完成16bit SAR ADC的模拟版图设计，针对电容阵列进行了高精度匹配设计。
核心能力与工艺
系统级芯片设计
合作概览
所属领域
数字IC
工作年限
10年
可兼职时间
10-20小时
周末工作
接受
期望报酬方式
联系专家
登录后可申请与专家对接
去登录