高
高工
SerDes资深工程师（10年+）
SerDesPLL/CDRCTLE/DFE高速串行接口28nm16nm版图指导测试验证PCIe PHY
个人简介
资深SerDes高速串行接口设计工程师，10年以上经验。精通SerDes收发器全链路设计，包括PLL/CDR锁相环与时钟恢复、CTLE/DFE自适应均衡器、串并转换（Ser/Des）等核心模块。熟悉28nm/16nm等先进CMOS工艺节点，具备完整的从系统建模、电路设计、版图指导到测试验证的全流程经验。曾主导多款SerDes IP的设计与量产交付，熟悉PCIe、USB、Ethernet等多种高速接口协议的物理层实现。
主要工作内容
SerDes收发器芯片设计，包括CDR时钟恢复电路、均衡器、驱动级电路设计；指导版图工程师完成高速模拟版图布局；制定芯片测试方案并参与实验室调试；输出设计文档与技术规范。
项目经历
主导28nm SerDes IP核开发，支持PCIe Gen4/5物理层；参与16nm多协议SerDes模块设计，涵盖USB 3.2与DisplayPort的应用场景。
核心能力与工艺
SerDes系统设计
合作概览
所属领域
模拟前端, 模拟版图
工作年限
10年以上
可兼职时间
5个小时以下
周末工作
接受
期望报酬方式
工资日结（根据商量薪资）
联系专家
登录后可申请与专家对接
去登录