封先生
资深模拟布图工程师
个人简介
熟悉 Serdes_top、pll、osc、Share_top、Clock_top、bias、OSC、bg、Cdr、pi、ldo，buck 等电路，熟悉ESD、IO 电路。并能独立完成相应的版图设计。 熟悉 ESD 保护电路，latch up ，天线效应产生机制及其防止措施。 熟练掌握 virtuous、Calibre ，QRC，parasitics，skillcad 等工具。 熟练使用 Voltus-Fi 进行 EMIR 分析操作。 熟悉掌握大规模 DRC、LVS、ANT 、封装验证流程。 熟悉掌握安装不同工艺的 PDK。 熟练 skill与 shell 脚本语言。 熟悉掌握集成电路图专利申请的所有流程。
主要工作内容
参与模拟版图 layout 工作环境建设，负责 analog_top ，serdes_top 里面的模块分配，配合前端评估各模块的 layout 面积，负责初级模拟版图工程师的培训，培训 virtuous618、Calibre ，QRC、parasitics 、Voltus-Fi ，skillcad 工具的使用。 ● 项目初期准备，对不同工艺详细查看 foundry 提供的工艺文件和 design rule ，了解工艺，验证 design rule 是否存在问题，根据电路需求画 decap ，要求面积尽可能的小，而且充分考虑使用环境的 DRC 问题。 ● 使用界面和脚本方式跑不同工艺的 qrc 流程，EMIR 流程，LVS、DRC 流程。 ● 负责 analog_top、 PLL_top（1G、2.5G、5G、10G）、serdes_top(2.5G、5G、10G)、Share_top、Clock_top、cdr_top、pi_top、Tsensor_top、bias_top、Rterm_top、bg、DAC、Hybrid、ssc、Afe_sf 、osc、por、ldo ，模拟定制 IO 版图设计，analog_top 、serdes_top里面布线并检查与优化。芯片 TOP的 DRC 、LVS、ANT 验证 ，芯片 TOP 检查与优化。 ● 利用 qrc 工具提取芯片的每个模块版图的寄生参数， ● 利用工具 parasitics 分析每个模块版图寄生参数并做相应模块版图修改。 ● 使用 Voltus-Fi 进行模块 EM/IR 分析并做相应模块版图修改。 ● 对模拟 IP的 GDS 的验证 LVS和 DRC ，并分析版图结构，对模拟 IP的 GDS 和网表做特殊处理。 ● 根据 PR 要求提供各模拟的 IP的 lef、lib 文件。 ●analog_top 布线在 top 里面添加 dummy metal 、CAP，TOP的 LVS 和 DRC 文档。 ● 填写流片的各种文件。 ● 检查各芯片 jobview。 ● 提供芯片的 pad 坐标以及芯片的 PAD 的整体框图。 ● 项目版图整理与备份。 ● 制作 layout checklist。 ● 通过脚本提高版图工作人员的工作效率，学习 skill和 shell 语言。 ● 写版图专利，申请芯片布局专利（申请公司的版图布局专利，申请过 vco 的版图实用新型专利）。 ● 安装各项目不同工艺的 PDK。 ● 参与的项目 四 port 千兆以太网，单 port 千兆以太网，serddes（2.5G） ，百兆以太网，2.5g单 port 以太网，2.5g四 port 以太网，serddes（5G），switch， 车载千兆以太网。
项目经历
。 ● 参与的项目 四 port 千兆以太网，单 port 千兆以太网，serddes（2.5G） ，百兆以太网，2.5g单 port 以太网，2.5g四 port 以太网，serddes（5G），switch， 车载千兆以太网。
核心能力与工艺
TSMC22nm-130nm SMIC22nm-180nm
教育经历
电子信息科学与技术专业本科
资质证书
计算机二级 计算机三级 网络工程师中级 VCO版图使用新型专利
合作概览
所属领域
模拟版图
工作年限
5-10年
可兼职时间
20个小时以上
周末工作
接受
期望报酬方式
工资日结（根据商量薪资）
联系专家
登录后可申请与专家对接
去登录