Y
Yan
模拟版图设计工程师
模拟版图PLLBandgapLDOTOPDRC/LVS/ERCDEF
个人简介
5年左右模拟版图经验，具备TOP级版图设计、全流程验证和小团队协作能力。
主要工作内容
负责TOP连线、tape out数据、PLL、BG、LDO等关键模块以及DRC/LVS/ERC验证。
项目经历
参与SMIC 55nm、TSMC 180nm等时钟和数模混合项目，并带教团队成员。
核心能力与工艺
熟悉Cadence、Calibre、TOP集成、数字DEF协同和跨团队问题处理。
合作概览
所属领域
模拟版图
工作年限
5-10年
可兼职时间
5个小时以下
周末工作
接受
期望报酬方式
工资日结（根据商量薪资）
咨询时薪
￥57 / 小时
联系专家
登录后可申请与专家对接
去登录