ICERS 半导体研发协作

专家大厅

汇聚半导体各领域的专业团队与个人专家，为研发项目提供可靠支持。

专家入驻成立专家团队

芯片方向

已选方向

尚未选择

专家类型（可多选）

✓个人专家 ✓专家团队

综合推荐经验最丰富团队规模最大

Robert

数字后端工程师

数字IC

工作年限: 6年
可投入时间: 10-20小时
现场办公: 暂不接受
期望日薪: 面议

个人简介

数字后端物理设计工程师，6年以上经验。精通数字IC物理实现全流程，包括布局布线（Place & Route）、时钟树综合（CTS）、时序收敛（Timing Closure）、电源网络设计（Power Grid）、静态时序分析（STA）及物理验证（DRC/LVS）。熟练使用Synopsys ICC2/Fusion Compiler和Cadence Innovus等主流后端EDA工具。具备低功耗设计方法学经验，熟悉多电压域（Multi-Voltage）和电源关断（Power Gating）技术的物理实现。

主要工作

数字芯片的Netlist到GDSII物理实现全流程；时钟树综合与时序收敛优化；功耗分析（IR Drop/EM）与电源网络设计；全芯片物理验证与signoff。

项目经验

负责一款28nm数字SoC芯片的顶层物理设计与时序signoff；参与7nm工艺节点芯片的低功耗物理实现与多电压域设计。

Synopsys ICC2Cadence InnovusP&RCTS时序收敛STA

所属团队：数字后端团队查看主页与对接

吴

吴专家

数字后端设计专家

数字后端

工作年限: 4年
可投入时间: 按项目协商
现场办公: 暂不接受
期望日薪: 面议

个人简介

具备数字后端全流程经验，能够独立完成从网表到版图数据的实现、时序收敛和物理验证。

主要工作

可承担数字后端APR、时序分析与收敛、寄生参数提取、ECO、DRC/LVS、标准单元和定制IP版图协同。

项目经验

参与多款音频及数模混合芯片数字后端项目，覆盖版图修改、约束编写、时序库处理、FIB及ESD/LU测试协同。

数字后端APRSTAECODRCLVS

查看主页与对接

蒲

蒲工

IC全流程服务

数字后端, 模拟版图

工作年限: 3-4年
可投入时间: 20个小时以上
现场办公: 暂不接受
期望日薪: ¥1500/天

专家正在补充个人能力与项目履历。

查看主页与对接

虞

虞专家

模拟ic

模拟前端

工作年限: 3-4年
可投入时间: 5个小时以下
现场办公: 可接受
期望日薪: ¥122/天

个人简介

修改测试

主要工作

二次修改测试

cs1

查看主页与对接

Aoli

模拟芯片设计工程师

模拟前端/电源管理, 模拟前端/信号链

工作年限: 3年
可投入时间: 按项目协商
现场办公: 暂不接受
期望日薪: 面议

个人简介

3年模拟芯片设计经验，参与两次成功流片并有量产交付经历。

主要工作

负责通信芯片电源系统、LDO、Bandgap、AFE、OSC、XTAL、运放等模块设计与仿真。

项目经验

参与通信收发芯片和ASIC项目，完成低噪声供电、PGA、温度补偿环振与晶体振荡器等设计。

LDOBandgapAFEOSCXTALOpamp

查看主页与对接

gin.

数字后端技术骨干

数字后端

工作年限: 资深项目经验
可投入时间: 按项目协商
现场办公: 暂不接受
期望日薪: 面议

个人简介

负责车规SoC、AI算力芯片、服务器芯片及网络加速芯片的数字后端设计与签核。

主要工作

承担TOP布局、fabric规划、全芯片时序与PV签核、高速接口及多电源域设计。

项目经验

覆盖车规SoC、AI算力、服务器和网络加速芯片项目，具备400G数据交换及高速接口集成经验。

数字后端SoCAI算力服务器芯片高速接口Timing Signoff

所属团队：数字后端专家团队查看主页与对接

Robert

数字后端技术骨干

数字后端

工作年限: 资深项目经验
可投入时间: 按项目协商
现场办公: 暂不接受
期望日薪: 面议

个人简介

负责先进工艺算力芯片、交换芯片和AI芯片的数字后端物理实现与签核。

主要工作

承担全芯片布局优化、时序签核、关键IP物理实现、拥塞处理及PPA优化。

项目经验

覆盖先进工艺算力、交换和AI芯片项目，具备高速接口IP与复杂SoC物理实现经验。

数字后端Physical DesignTiming SignoffPPAAI芯片高速接口

所属团队：数字后端专家团队查看主页与对接

蔡

蔡专家

高速接口与光通信IC设计专家

模拟前端/高速接口与光通信

工作年限: 博士研究与芯片设计经验
可投入时间: 按项目协商
现场办公: 暂不接受
期望日薪: 面议

个人简介

专注高速接口、光通信数模混合集成电路与时钟链路设计，具备从系统建模、晶体管级设计到流片测试的完整研发经验。

主要工作

可承担高速SerDes、突发模式光接收机、CDR、PLL、均衡器及模拟前端的设计、仿真验证和项目协同。

项目经验

参与高速光接收机、PAM4/NRZ链路、连续速率CDR、高密度光收发链路和毫米波时钟源等项目，具备多工艺芯片流片与测试经验。

SerDes光通信CDRPLLAFEPAM4

查看主页与对接

Pan

数字IC设计工程师

数字前端/ASIC, 数字前端/SoC, 数字后端

工作年限: 在校学生
可投入时间: 5个小时以下
现场办公: 暂不接受
期望日薪: ¥200/天

个人简介

2年数字IC设计经验，参与数模混合芯片、航天芯片IP测试和摄像头SoC项目。

主要工作

负责RTL模块设计、I2C/APB/SRAM/FIFO相关逻辑、综合、布局布线及后仿真。

项目经验

参与Gamma数模混合芯片数字部分、SpaceWire与SPI NOR Flash测试、摄像头SoC ISP模块设计。

VerilogI2CAPBSRAMFIFOFPGA

查看主页与对接

Cao

模拟版图设计工程师

模拟版图

工作年限: 在校学生
可投入时间: 5个小时以下
现场办公: 暂不接受
期望日薪: ¥200/天

个人简介

从事模拟版图设计，可对接高低压、高速ADC、PLL及数模混合芯片项目。

主要工作

负责模拟版图设计，并可协调团队完成数字PR和数模混合芯片交付。

项目经验

覆盖高低压、高速ADC、PLL及数模混合芯片方向。

模拟版图高速ADCPLL数字PR数模混合

查看主页与对接

资深版图设计工程师

模拟版图

工作年限: 在校学生
可投入时间: 5个小时以下
现场办公: 暂不接受
期望日薪: ¥1584/天

个人简介

10年版图项目经验，可独立完成模块、顶层版图和物理验证，并可担任layout leader。

主要工作

负责Floorplan、TOP设计、模拟及数模混合模块版图、DRC/LVS/ESD与项目交付。

项目经验

参与电源、ADC、RF、存储、FPGA、高速收发机和数模混合芯片等40余类项目。

VirtuosoCalibreTOP版图DRC/LVSADC电源管理

查看主页与对接

ADDA专家（11年经验）

模拟前端, 模拟版图

工作年限: 在校学生
可投入时间: 5个小时以下
现场办公: 暂不接受
期望日薪: ¥500/天

个人简介

资深AD/DA数据转换器设计专家，11年以上经验。专精于高速高精度ADC/DAC芯片架构设计与电路实现，覆盖Pipeline流水线型、SAR逐次逼近型、Sigma-Delta过采样型等多种主流ADC架构。熟悉14-16bit高精度及GSPS级超高速转换器的全流程开发，包括行为级建模（MATLAB/Simulink）、晶体管级电路设计、版图指导、测试评估及量产校准。精通开关电容电路、参考缓冲器、时钟抖动优化等核心模块设计。

主要工作

高速高精度ADC芯片的系统架构定义与行为级建模仿真；核心模拟电路模块（采样保持、比较器、MDAC）的晶体管级设计；指导版图工程师完成高性能模拟版图实现；制定芯片测试方案并参与ATE与实验室性能评估。

项目经验

主导12bit 1GSPS Pipeline ADC芯片开发，完成系统设计到流片验证全流程；参与16bit Sigma-Delta ADC的调制器与数字抽取滤波器协同设计。

ADCDACPipelineSARSigma-DeltaMATLAB建模

查看主页与对接

共 57 条，当前第 4 / 5 页