Tommy
SERDES资深工程师
项目经历
项目一：56Gbps SerDes 收发机 IP 设计（ 项目角色： 项目负责人 / RX 电路负责人 项目描述： 面向数据中心交换机应用，基于 [16nm] 工艺设计 56Gbps PAM4 SerDes，满足 IEEE 802.3cd / OIF CEI-56G 规范 主要职责与成果： 主导接收机架构设计，实现 CTLE + 1-tap/2-tap DFE 均衡方案，链路损耗补偿能力达 30dB 以上 完成 CDR 环路与时钟分配设计，支持 PAM4/NRZ 双模，抖动容忍度满足规范要求 搭建链路级 Simulink + 晶体管级协同仿真环境，将仿真收敛周期缩短 40% 芯片流片成功，实测误码率 < 1e-15，眼图裕量 > 10%，顺利进入量产 项目二：SerDes IP 集成与硅前验证 项目角色： 项目工程师 项目描述： 将第三方 [56G] SerDes IP 集成至 SoC，支持 PCIe Gen5 / Ethernet 多协议复用 主要职责与成果： 负责 IP 配置、管脚约束与 PHY/MAC 接口时序收敛，完成硅前验证计划制定与执行 搭建混合信号验证平台（AMS/UVM），覆盖 PVT 全角仿真与 Monte Carlo 分析，验证覆盖率达 95%+ 参与 FPGA 原型验证与硅后调试，定位并解决 2 个跨模块时序问题，保证项目按时流片
核心能力与工艺
SerDes 架构与电路： 熟悉 8G/16G/32G/56G/112G SerDes 收发机架构；掌握 TX 驱动（CML/电压模）、RX 接收通路、CTLE/DFE 均衡、PLL（LC-VCO/环形 VCO）与 CDR 电路设计 仿真与验证： 熟练使用 Cadence Virtuoso / Spectre / HSPICE 进行电路与版图后仿；掌握 AMS 混合信号仿真、眼图/抖动/误码率（BER）分析与链路级建模；熟悉 UVM 验证方法与 SerDes IP 集成验证流程 工具与脚本： Matlab/Simulink、Python（数据分析与自动化脚本）、Ocean、Skill 工艺与量产： 熟悉 40nm/28nm/16nm/7nm 工艺节点设计流程；了解 DFM/DFT、ESD/Latch-up 防护设计与可靠性设计；有量产测试（ATE）与失效分析经验 协议与标准： 熟悉 PCIe（Gen3/4/5）、USB3.x、Ethernet（100G/400G）、JESD204B/C、MIPI 等高速接口协议与 OIF CEI、IEEE 802.3 规范
教育经历
复旦大学
合作概览
所属领域
模拟前端, 模拟前端/混合信号
工作年限
5-10年
可兼职时间
5-10个小时
周末工作
接受
期望报酬方式
联系专家
登录后可申请与专家对接
去登录