- 工作年限
- 5-10年
- 可投入时间
- 5个小时以下
- 现场办公
- 暂不接受
- 期望日薪
- ¥1544/天
个人简介
7年模拟版图经验,熟悉SerDes、模拟TOP、电源、存储与定制IO版图。
主要工作
负责SerDes/Analog TOP、PLL、CDR、LDO、Buck、AFE、DAC、SRAM、IO及物理验证。
项目经验
参与以太网PHY、SerDes、Switch、车载通信、电源和存储芯片项目,具备量产与流片经验。
ICERS 半导体研发协作
汇聚半导体各领域的专业团队与个人专家,为研发项目提供可靠支持。
已选方向
7年模拟版图经验,熟悉SerDes、模拟TOP、电源、存储与定制IO版图。
负责SerDes/Analog TOP、PLL、CDR、LDO、Buck、AFE、DAC、SRAM、IO及物理验证。
参与以太网PHY、SerDes、Switch、车载通信、电源和存储芯片项目,具备量产与流片经验。
具有7年以上block和chip级模拟、混合信号版图设计经验,并具备团队管理和完整项目流程经验。
负责PLL、SerDes、IO、ADC、SRAM及TOP级版图设计、验证和团队协作。
覆盖TSMC 7/16/28nm、SMIC 14/28nm、UMC 28nm等工艺并有多次流片经验。
9年以上电源管理芯片版图经验,长期负责DC-DC及高压电源芯片版图设计。
负责功能模块版图、TOP布局布线及电源芯片物理实现。
覆盖升压、降压、电荷泵、同步稳压器及PWM驱动等电源管理项目。

9年模拟IC电路设计经验,多次驱动产品、线性电源量产经验,熟悉350nm 180nm 90nm 高压BCD工艺电路设计。
负责多款电机驱动、风扇驱动、栅极驱动及线性电源产品的竞品分析、指标分解、工艺选择、电路研发、版图指导、封装设计、工程测试等工作。
栅极驱动器设计 - 设计具有大驱动电流输出能力的 IGBT/SiC 栅极驱动电路,集成:BG、高压 LDO、欠压保护、DESAT 保护/OC 保护、有源弥勒钳位电路等; 负载开关设计 - 集成:高精度电流检测电路、高精度过流保护电路、负载开路保护、高边栅极驱动、高压 LDO、有源钳位等电路; H-bridge driver设计 - 最高40V工作电压,包括:BG、高压LDO、欠压保护、过流保护、过温保护、OSC电路、高压电荷泵电路、电流检测电路等; LDO电路设计 - 片上高/低压capless LDO设计、单片LDO产品设计; 电源管理单元电路设计 - 包括:6T SRAM cell架构验证、快速负载响应capless LDO、电源选择电路及逻辑电路、60nA静态电流带隙基准、CMOS带隙基准、POR等电路; 电荷泵电路设计 - 各种高、低压电荷泵电路基本结构和工作原理,能对电荷泵电路各项指标进行详细分析,能针对不同应用提出一定的电路设计方案; 其它能力 - 比较器、运放、电流源、电流检测、OTP、ESD、LU、GPIO等模拟电路基础模块的设计和分析; - 熟悉各种工艺模拟版图设计流程,能独立完成或者指导版图工程师完成版图设计工作;
教育经历:2021年博士毕业于中国科学院大学微电子学与固体电子学专业 工作经历:应届毕业后在上海某国企从事 Spice model 工程师工作,期间在某存储器大厂从事过一年 DTCO 工程师工作;
项目经历: 22nm Logic 项目:基于 BSIM6 使用 BBP 提取了数对 MOS 管和 Passive 器件的 bin / global model; •负责数对 core MOS 的 LDE、Corner 、Mismatch 、Temperature 模型建模与仿真,同时结合RO电路分析器件功耗行为; •负责 Bjt 和 Mom 等 Passive 器件的 Corner 、Mismatch 、Temperature 模型建模与仿真; •采用 ME-Pro 以及网表仿真对器件模型进行 QA 验收,同时搭建 QA 电路并采用 ADE 对器件模型进行前仿和后仿验证; 22nm RF 项目:基于 BSIM 使用 Meqlab 提取了数对 MOS 管的 RF model; •负责 S 参数测试数据处理; •分析 gm & cgg & ft & rg & fmax 随偏置电压的数据表现,并结合 target 对模型进行优化; •搭建 RF QA 电路并采用 ADE 对 RF 模型进行前仿和后仿验证;
项目名称:22nm model 建模 项目时间:2024 ~2026 | 担任角色:spice model 仿真建模 | 芯片工艺:22 nm 项目描述:结合 target 对数对 mos 器件和 passive 器件进行建模仿真
测试
测试
测试
5年左右模拟版图经验,具备TOP级版图设计、全流程验证和小团队协作能力。
负责TOP连线、tape out数据、PLL、BG、LDO等关键模块以及DRC/LVS/ERC验证。
参与SMIC 55nm、TSMC 180nm等时钟和数模混合项目,并带教团队成员。
5年以上模拟版图经验,覆盖多家主流工艺并具备实际流片经历。
负责模拟模块、TOP版图、匹配设计及DRC/LVS/ANT物理验证。
参与多种模拟与混合信号芯片版图项目,覆盖TSMC、SMIC、华虹及其他工艺平台。
具备模拟版图与团队协作经验,可参与高速接口、高压电源及TOP级项目。
负责模拟模块、TOP版图和物理验证,并与团队共同完成项目交付。
参与高速模拟、高压电源及数模混合芯片相关项目。
波束控制电路与相控阵芯片设计专家,8年以上经验。精通多通道波束控制芯片架构设计,包括串并转换电路、多级数据寄存器级联、收发电源调制(发射600mA/接收200mA驱动能力)及负栅压驱动等核心功能模块。熟悉WBTR1078R等专用波束控制芯片的系统应用,具备军工级GJB标准产品开发经验。掌握TTL电平兼容接口设计、高速差分信号传输及多芯片级联扩展方案。
波束控制芯片的系统架构设计与模块划分;串并转换电路及数据寄存器的数字逻辑实现;收发电源调制电路的模拟设计;军工级芯片的可靠性验证与测试评估。
参与WBTR1078R多通道波束控制电路的评估与系统应用开发;负责相控阵天线阵列的波束控制算法与硬件协同设计。
芯片设计工程师,8年以上经验。具备全面的模拟与数字混合信号IC设计能力,熟悉从规格定义、电路设计到流片验证的完整芯片开发流程。擅长电源管理、信号链及接口类芯片的开发,精通Cadence全流程设计工具。具备良好的跨团队协作经验,能有效协调电路设计、版图实现与测试验证各环节。
负责芯片规格定义与系统架构设计;核心模拟电路模块的设计与仿真;协调版图团队完成物理实现;参与芯片实验室测试与性能评估。
参与多款电源管理芯片和接口芯片的设计开发;主导一款USB PD快充协议芯片的模拟前端设计。
具备6年高性能SoC数字后端经验,覆盖NPU、CPU、GPU及复杂高频模块的物理实现与流片交付。
负责PnR、PR到GDS全流程,时钟结构梳理、时序收敛、PV/LVS/PI及EMIR问题分析,并与前端协同完成模块频率和高密度设计收敛。
参与NPU模块、1.5GHz CPU子系统、1.2GHz GPU运算芯片及大型SoC顶层物理实现项目,具备12nm至28nm节点完整流片经验。