F
- 工作年限
- 10年以上
- 可投入时间
- 5个小时以下
- 现场办公
- 暂不接受
- 期望日薪
- ¥290/天
个人简介
10年以上模拟、数模混合、存储器和驱动芯片版图经验。
主要工作
负责模块级与芯片级版图、物理验证、版图流程制定、项目管理及团队指导。
项目经验
覆盖Flash、MCU、电源管理、驱动IC、ADC/DAC、LDO和多工艺芯片项目，多次完成tape out。
模拟版图FlashADC/DACSerDesDRC/LVSCMOS
查看主页与对接ICERS 半导体研发协作
专家大厅
汇聚半导体各领域的专业团队与个人专家，为研发项目提供可靠支持。
芯片方向
已选方向
尚未选择
G
- 工作年限
- 10年以上
- 可投入时间
- 5个小时以下
- 现场办公
- 暂不接受
- 期望日薪
- ¥1000/天
个人简介
资深SerDes高速串行接口设计工程师，10年以上经验。精通SerDes收发器全链路设计，包括PLL/CDR锁相环与时钟恢复、CTLE/DFE自适应均衡器、串并转换（Ser/Des）等核心模块。熟悉28nm/16nm等先进CMOS工艺节点，具备完整的从系统建模、电路设计、版图指导到测试验证的全流程经验。曾主导多款SerDes IP的设计与量产交付，熟悉PCIe、USB、Ethernet等多种高速接口协议的物理层实现。
主要工作
SerDes收发器芯片设计，包括CDR时钟恢复电路、均衡器、驱动级电路设计；指导版图工程师完成高速模拟版图布局；制定芯片测试方案并参与实验室调试；输出设计文档与技术规范。
项目经验
主导28nm SerDes IP核开发，支持PCIe Gen4/5物理层；参与16nm多协议SerDes模块设计，涵盖USB 3.2与DisplayPort的应用场景。
SerDesPLL/CDRCTLE/DFE高速串行接口28nm16nm
查看主页与对接L
- 工作年限
- 10年以上
- 可投入时间
- 5个小时以下
- 现场办公
- 暂不接受
- 期望日薪
- ¥300/天
个人简介
具有10年以上模拟、数模混合与存储器版图经验，可承担项目负责人和芯片级集成工作。
主要工作
负责模块与chip level版图、DRC/LVS/ANT验证、PDK环境维护、版图流程和团队协作。
项目经验
覆盖MCU、电源管理、Flash、驱动IC、ADC/DAC、LDO及高低压混合芯片，多次完成tape out。
模拟版图Chip LevelDRC/LVSPDKSkillShell
查看主页与对接封
- 工作年限
- 5-10年
- 可投入时间
- 20个小时以上
- 现场办公
- 暂不接受
- 期望日薪
- ¥2000/天
个人简介
熟悉 Serdes_top、pll、osc、Share_top、Clock_top、bias、OSC、bg、Cdr、pi、ldo，buck 等电路，熟悉ESD、IO 电路。并能独立完成相应的版图设计。 熟悉 ESD 保护电路，latch up ，天线效应产生机制及其防止措施。 熟练掌握 virtuous、Calibre ，QRC，parasitics，skillcad 等工具。 熟练使用 Voltus-Fi 进行 EMIR 分析操作。 熟悉掌握大规模 DRC、LVS、ANT 、封装验证流程。 熟悉掌握安装不同工艺的 PDK。 熟练 skill与 shell 脚本语言。 熟悉掌握集成电路图专利申请的所有流程。
主要工作
参与模拟版图 layout 工作环境建设，负责 analog_top ，serdes_top 里面的模块分配，配合前端评估各模块的 layout 面积，负责初级模拟版图工程师的培训，培训 virtuous618、Calibre ，QRC、parasitics 、Voltus-Fi ，skillcad 工具的使用。 ● 项目初期准备，对不同工艺详细查看 foundry 提供的工艺文件和 design rule ，了解工艺，验证 design rule 是否存在问题，根据电路需求画 decap ，要求面积尽可能的小，而且充分考虑使用环境的 DRC 问题。 ● 使用界面和脚本方式跑不同工艺的 qrc 流程，EMIR 流程，LVS、DRC 流程。 ● 负责 analog_top、 PLL_top（1G、2.5G、5G、10G）、serdes_top(2.5G、5G、10G)、Share_top、Clock_top、cdr_top、pi_top、Tsensor_top、bias_top、Rterm_top、bg、DAC、Hybrid、ssc、Afe_sf 、osc、por、ldo ，模拟定制 IO 版图设计，analog_top 、serdes_top里面布线并检查与优化。芯片 TOP的 DRC 、LVS、ANT 验证 ，芯片 TOP 检查与优化。 ● 利用 qrc 工具提取芯片的每个模块版图的寄生参数， ● 利用工具 parasitics 分析每个模块版图寄生参数并做相应模块版图修改。 ● 使用 Voltus-Fi 进行模块 EM/IR 分析并做相应模块版图修改。 ● 对模拟 IP的 GDS 的验证 LVS和 DRC ，并分析版图结构，对模拟 IP的 GDS 和网表做特殊处理。 ● 根据 PR 要求提供各模拟的 IP的 lef、lib 文件。 ●analog_top 布线在 top 里面添加 dummy metal 、CAP，TOP的 LVS 和 DRC 文档。 ● 填写流片的各种文件。 ● 检查各芯片 jobview。 ● 提供芯片的 pad 坐标以及芯片的 PAD 的整体框图。 ● 项目版图整理与备份。 ● 制作 layout checklist。 ● 通过脚本提高版图工作人员的工作效率，学习 skill和 shell 语言。 ● 写版图专利，申请芯片布局专利（申请公司的版图布局专利，申请过 vco 的版图实用新型专利）。 ● 安装各项目不同工艺的 PDK。 ● 参与的项目 四 port 千兆以太网，单 port 千兆以太网，serddes（2.5G） ，百兆以太网，2.5g单 port 以太网，2.5g四 port 以太网，serddes（5G），switch， 车载千兆以太网。
项目经验
。 ● 参与的项目 四 port 千兆以太网，单 port 千兆以太网，serddes（2.5G） ，百兆以太网，2.5g单 port 以太网，2.5g四 port 以太网，serddes（5G），switch， 车载千兆以太网。
熟悉 Serdes_topplloscShare_topClock_topbias
查看主页与对接I
- 工作年限
- 5-10年
- 可投入时间
- 10-20个小时
- 现场办公
- 暂不接受
- 期望日薪
- ¥1700/天
个人简介
在流片工艺方面积累了丰富经验，熟练掌握 Xfab180hvsoi、S55、T55、S40、hl40、hl55、hhg110、hl28 等多种cmos工艺，能依据不同工艺特性推动项目进展。 有多种电路版图经验，熟悉PLL、DLL、外部晶振、RC8M、32K 等版图设计、优化得心应手，保障芯片时钟的精准稳定。精通 ADC（涵盖 CYCADC、SARADC、sigmadeltaADC 等多种类型）、DAC、PMU、EFUSE、CTMU、数字标准单元、levelshift 等的版图设计开发，确保模拟信号处理精准高效。 在外设接口方面，USB 以及数模 IO 的版图设计、对接游刃有余，实现芯片与外部设备的流畅交互，确保芯片不会发生latchup效应。熟悉 IO 设计上，精准规划芯片输入输出端口，适配不同应用需求。 熟悉芯片级ESD电路设计，版图设计和全芯片防护规划，自身规划的ESD 设计防护能力最高可达 PASS - 8KV，有效保障芯片免受静电损害。 具备卓越的芯片 TOP 项目管理实力：能率领 4 - 5 人的专业团队攻坚项目，从前期规划到后期落地全程精细把控项目质量与时间节点，已有成功量产 9 颗工业级、车规级芯片,类似芯片有STM32F334，AD697N芯片等。 熟练运用各类 EDA 工具：如 virtuoso、Calibre、Assura、XRC、STARRC、QRC、abstract、voltus Fi、voltus 等，借工具之力大幅提升设计与验证效率。 对后端相关流程有扎实理解：基本熟悉验证 flow、寄生提取 flow、LEF 等中间文件，以及 runset、skill 语言，能与后端团队紧密协作，确保芯片从前端设计到后端实现的无缝衔接。 善于运用各种失效分析手段：有多次esd失效分析，芯片改版经验，在芯片出现问题时，可迅速精准地进行 debug，定位故障根源并及时解决，保障芯片研发与生产的顺利推进。
主要工作
主导数模混合芯片项目版图设计，从前期的esd设计，封装评估，面积评估full chip floor plan以及版图 flow的准备到中期数模混合版图的power plan，模拟版图设计到后期的signoff，还有TO 和jobview。
核心能力
精通umc，smic，xfab等主流40nm,55nm等工艺，主导多次从0-1的芯片版图设计，量产多款芯片，均一版成功。
esd设计ADC layoutpll layoutpmu layoutosc layoutdac layout
查看主页与对接W
- 工作年限
- 5-10年
- 可投入时间
- 10-20个小时
- 现场办公
- 暂不接受
- 期望日薪
- ¥1200/天
个人简介
最近项目40nm pll和bcd90nm mcu top。
主要工作
负责top floor plan 到验证全流程
项目经验
2018.5-2021.11 公司属于外包模拟版图设计工作，个人外派经历如下： 熟悉 TSMC 40nm 工艺 XTAL-TOP， 12bitADC ，LDO，Bangap 等版图绘制 SMIC 55nm analog 模块 pll，vco，osc，vccmreg（2020/7/30/-2020/10/10） SMIC 14nm 熟悉 SMIC 14nm FINFET 工艺，独立完成该工艺下 tx-top（2020/10/19-2021.11） Global foundries 40nm IO pad ，power pad ，op（2020/5/6-2020/7/29） TSMC 40nm ldo 模块，op。（2020/4/3-2020/4/30） TSMC 7nm 部分 ADC，refpll，refclk-top（2019/9/5-20203/31） TSMC 40nm 工艺下的 XTAL、LDO 等版图的绘制。（2019/3/11-2019/8/30） SMIC 14nm 存储器 digital 部分。（2019/1/28-2019/2/28） TSMC 40nm 器件测试 （2019/1/2-2019/1/26） 2021.11-至今 公司产品电表、水表、消防产品等 电表相关MCU 工艺迭代负责修改维护中的模拟版图部分，模拟和数字的物理验证和流片数据准备。HH GRACE 90nm CMOS EFLASH工艺 水表相关MCU 主要参与协助PAD 制作，防护等级 HBM 4kV 。HH GRACE 90nm CMOS EFLASH工艺 电力载波芯片 主要负责PLL版图，PGA版图交付工作。SMIC 40nm ULL工艺 电表计量芯片 主要负责TOP全流程，布局，连线，验证，数据交付。SMIC 90 BCD HP工艺
PLLADCBGBCD高压工艺
查看主页与对接Z
- 工作年限
- 5-10年
- 可投入时间
- 20个小时以上
- 现场办公
- 可接受
- 期望日薪
- ¥800/天
个人简介
锂电保护切正级和切负级都有流片经验。高低压powermux。理想二极管高低压，都有流片经验
主要工作
负责整个项目的电路设计
项目经验
1. 项目名称:切负级的锂电保护 工艺0.18umBCD工艺 主要负责所有的电路设计，该项目功能有:ovp, uvlo, ocp, scp 以及otp.目前已经实现量产 2. 项目名称:powerMux 主要负责所有的电路设计，该项目的功能有，手动模式切换，自动模式切换，otp。切换时没有倒灌电流，以及再很大的输出电流条件下，切换时的vdrop做的很小(不到1V)。目前已经实现量产。
LDObandgapcharge bumpotpovpscp
查看主页与对接小
- 工作年限
- 5-10年
- 可投入时间
- 20个小时以上
- 现场办公
- 暂不接受
- 期望日薪
- ¥1000/天
主要工作
负责模拟版图的开发和修改，确保能够满足电路设计人员的设计要求。并担任过多个项目的 负责人，控制项目的进度，人员的分配和安排等，并且最后负责数据的检查和交付，并且配 合客户的反馈进行修改等后续问题，同时进行项目总结和技术文档的编写等。并参与新项目 的开发。目前已经接触过较多的主流工艺节点，并且绘制过较多的模块，如 PLL TX RX，LDO IO 等。涉及 IP 类型众多，如 PCIE LVDS USB 等，也参与过众多全定制型版图的绘制。拥有 7nm 到 65nm 的设计经验。 同时也参与了公司 CAD 部门的部分工作，如使用 skill 定制一个可以在 mos 管 gate 端进行打 孔的脚本。参与了全自动出数据的脚本测试工作。参与了对比两个 layout 的脚本的部分工作 等。这些项目都在公司内部获得成功。
项目经验
1. 完整负责一颗高压 100V 电源 IC 从版图流程，负责进度把握和人员分配，并负责规划整 体布局，如高低压分配走线资源分配，并且配合电路人员进行电路修改。同时负责数据 的准备和交付。和 fab 人员 review 版图同时对版图进行修改。并顺利交付。 2. 完整负责过一颗小型的电源 IC,从模块到 TOP 全流程定制，并配合电路修改同时 review 版图，完成数据准备。 3. 参与一个大型的电源 IC 项目，按照项目负责的人的要求完成模块绘制，如 pre_drv， OSC，bandgap 等。 4. 参与过若干转换工艺类项目。
g
- 工作年限
- 5-10年
- 可投入时间
- 10-20个小时
- 现场办公
- 暂不接受
- 期望日薪
- ¥1500/天
个人简介
多年项目经验，熟悉数字后端全流程
主要工作
后端流程检查、项目进度把控 、数据接收与质量检查、时序signoff结果确认、IR signoff结果确认、PV(DRC/LVS/ANT等)结果确认，gds数据检查与接收
项目经验
负责芯片Top level的物理实现与子模块集成，产品系列工艺节点包括smic40nm/umc40nm 负责 CPU/GPU 模块的物理实现与性能优化 产品系列工艺节点包括tsmc28nm/gf28nm/smic40nm
STA时序收敛低功耗
所属团队：数字后端团队查看主页与对接J
- 工作年限
- 5-10年
- 可投入时间
- 5-10个小时
- 现场办公
- 可接受
- 期望日薪
- ¥1997/天
个人简介
1. 负责完成了芯驰科技汽车SoC和MCU多块系统板和HAPS平台IP验证板的设计交付； 2. 负责芯驰各系列SoC和MCU的Memory AVL适配认证； 3. 曾主导海思Kirin平台各项目存储硬件系统的端到端设计交付，前后完成项目15+。
项目经验
典型项目：负责完成了华为海思Kirin9000的存储硬件系统全流程设计和交付，质量较优，终端旗舰手机存储性能达到了同期业界Top1，个人获得了当年华为公司年度”质量之星”奖章。
电路设计ORCADDDRUFSFlash示波器
查看主页与对接C
- 工作年限
- 5-10年
- 可投入时间
- 5-10个小时
- 现场办公
- 暂不接受
- 期望日薪
- ¥1500/天
个人简介
7年以上ADC开发经验，全程参与多款ADC芯片量产落地，可带领五人团队做ADI TI 几款ADC芯片的国产化替代
主要工作
负责多款高速ADC指标定义到架构选择，模块电路实现，仿真验证，基板设计，流片测试。
项目经验
14bit 3GSPS的高速ADC （兼容AD9208）28nm工艺 负责并指导模拟核心模块设计：个人负责高速时钟分发电路设计，以及RA电路设计，指导组内成员进行Reference buffer、input buffer 等关键模块设计。 XX射频直采收发项目中单通道12bit 6GSPS ADC 28nm工艺 负责模拟前端电路设计，时钟链路模块设计，SAR ADC 电路等核心模块 负责系统级别数模混仿验证
Pipeline ADCSAR ADCsigma delta ADC
所属团队：ADC_DAC查看主页与对接J
- 工作年限
- 5-10年
- 可投入时间
- 5个小时以下
- 现场办公
- 暂不接受
- 期望日薪
- ¥1000/天
个人简介
5年左右版图经验，可组织3人团队并支持全职项目协作。
主要工作
负责RX/TX/PLL、SerDes、IO、高压电源、ADC及TOP级版图开发与验证。
项目经验
参与56Gbps SerDes、COMBOPHY、高压电源和ADC项目，覆盖12nm至40nm及BCD工艺。
SerDesPLLIOADCTOPBCD
查看主页与对接